Search Title: standard cell layout 01-3095 User: cpabai - Ian Barrett, s3-55 PAN: 96-430694, Page 1 of 2, Mon Feb 11 12:45:15, VIEWED MARKED

NF

\*NIDE

U11 U13

96-430694/43

\*JP 8213577-A

Semiconductor integrated circuit with gate array system - includes several reinforced power supply wirings that connect first power supply layers with second power supply layers and standard cells

NEC CORP 95.02.02 95JP-035899 (96.08.20) II01L 27/118, 21/82


The device has several standard cells (10a-10d) provided with p type diffusion layers (8a-8d) and n type diffusion layers (7a-7d). A gate electrode (9a-9h) is sandwiched between the p and n type diffusion layers. Several first power supply layers (1a,1b) are formed across the p and n type diffusion layers, intersecting perpendicularly with the gate electrodes. Several second power supply layers (2a-2c) are formed alternating with the standard cells, parallel to the gate electrodes.

Reinforced power supply wirings (4a,4b) connect the first power supply layers with the second power supply layers and the standard cells. The standard cells are provided with corresp. wirings to produce a functional block which is supplied with large power. The first power supply layers are connected to the second power supply layers through a number of through-holes.

ADVANTAGE - Ensures wiring area in functional block and available standard cell; reinforces power supply line for large power on standard cell; supplies current only to required functional block. (7pp Dwg.No.1/4)

N96-363059

U11-D03C1 U13-C04D U13-E02



# (19)日本国特群庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-213577

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 27/118

М

21/82

H01L 21/82

請求項の数4 FD (全 7 頁)

(21)出願番号

特顯平7-35899

審査請求 有 (71)出願人 000004237

日本電気株式会社

(22)出願日

平成7年(1995)2月2日

東京都港区芝五丁月7番1号

(72)発明者 金子 伴行

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 尾身 祐助

## (54) 【発明の名称】 半導体集積回路装置

## (57)【要約】

【目的】 低消費電流の機能ブロックや未使用セルでの 配線領域を確保できるようにするとともに、大消費電流 の機能プロックのみ電流供給能力を高める。

【構成】 図の右側の2セルにより4倍のゲート幅のイ ンパータが構成されている。第1層電源線1a、1b は、n型拡散層7a~7d又はp型拡散層8a~8dを 横切って配線され、第2層の電源線2a 2b、2c は、セル間に縦方向に配線される。第1層の電源線1 a、1bはスルーホールを介して第2層の電源線2b 2aに接続されると共にコンタクトホールを介してn型 拡散層7 a、7 b:8 a、8 b と接続される。第1層の 電源線1a、1hに沿って、この電源線を強化する為の 第1層の強化電源配線4a.4bが配線され、これらの 強化電源配線もスルーホールを介して第2層の電源線2 b、2aと接続されるとともに、コンタクトホールを介 して
れ型拡散層又は
p型拡散層に接続される。



## 【特許請求の範囲】

【請求項1】 ゲート電極とこのゲート電極を挟むp型拡散層およびn型拡散層とを備えた基本セルが規則的に配置され、前記ケート電極に直立し前記n型拡散層を横切る第1の第1層電源線と一前記ケート電極に直立し前記p型拡散層を横切る第2の第1層電源線と、複数の基本セル置きに交互に形成された前記ケート電極と並行に走る第1および第2の第2層電源線とを備え、第1 第2の第1層電源線がそれぞれ第1 第2の第2層電源線とデールールを介して接続され 選択された基本セル 10に所望の配線が施されて機能フロックが構成されている。平導体集積回路装置において、消費電流の大きい機能プロックには前記第1および第2の第1層電源線に接してこれを補強する追加の電源線が設けられこれらの追加の電源線が設けられていることを特徴とする半導体集積回路装置。

【請求項2】 前記追加の電源線が前記第1および第2 ○第2層電源線にスルーホールを介して接続されている ことを特徴とする請求項1記載○主導体集積回路装置。

(請求項3) 前記基本セルの行を挟んて第1および第 20 2の第3層電源線が形成され、前記追加の電源線が第2 層の配線層を介して前記第1および第2の第3層電源線 に接続されていることを特徴とする請求項上記載の半導 体集積回路装置。

【請末項4】 前記第1または第2の第3層電源線を挟む基本セル行同士では n型拡散層とp型拡散層とか線対称の関係に配置されていることを特徴とする請求項3 記載の主導体集積向路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に関し、特にゲートアレイ方式にて構成された半導体集積 回路装置に関するものである。

[0002]

【従来の技術】ゲートアレイ方式の半導体集積回路装置の製造方法は、予め基本セルと呼ばれる素子が規則的に作り込まれた共通の半導体基板(セスターウエハ)を用い、個別の主導体集積回路装置の回路構成に応じて配線を行い、所望の製品を得る方式である。この方式では、ライブラリに登録されたレイアウト情報と標準化された。40設計手法を用いることにより、比較的短期間で比較的安価な開発費で目的の主導体集積回路装置を開発することができる。

【0003】面して、ゲートアレイとしては各種の素子を用いるものが開発されているが、最も広く採用されているものはCMOS型のケートアレイ方ある。図3は、この種の従来のゲートアレイ方式の半導体集積回路装置のレイアウト図である。ここでは、説明の簡略化のため下ウエルやnウエル、またそれぞれのウエルやサブストレートに対するコンタクトについては省略されている。

【0004】図3に示されるように、ゲートアレイの基本セル10aは、n型拡散層7a p型拡散層8aおよびケート電極9a、9bを有している。基本セル10b、10c、10dは基本セル10aと同様の構成を有する基本セルである。第1層の電源線1aは、基本セル10a~10dのn型拡散層7a~7dの上を横切るように配線され、第1層の電源線1bは、基本セル10a~10dのp型拡散層8a~8dの上を横切るように配線されている。

【0005】第2層の電源線2a 2b 2cは 基本 セル2個おきに配線され 第2層の電源線2aと2c は 1・2層間スルーホール6a 6b 6+ 6+ 6)に より 第1層の電源線1bに接続され 第2層の電源配 線2bは 1 2層間スルーホール6c 6dにより、 第1層の電源線1aに接続されている。

【0006】第1層の電源配線1bは、コンタクトホール51、5jを介してp型拡散層8aと接続されており、第1層の電源配線1aは、コンタクトホール5 fを介してn型拡散層7aと接続されている。また、第1層の配線3cは、コンタクトホール5 yを介してp型拡散層8aと接続され、コンタクトホール5 gを介してn型拡散層7aと接続されている。

【0007】基本セル10a、10bのような1つの基本セルでは、それぞれの拡散層で、2個づつのMOSトランジスタが形成されており、この4個のトランジスタにより、1セルで2人力のNANDやNのRなどのCMのS論理ゲートを構成することができるものである。ゲートアレイは、この基本セルを縦構に複数配置したものとして構成される。また、図示された例では、機能プロックは、基本セルに「第1層の配線3でおよびコンタクトボール5f、51 5j 5y、5zを付加することにより構成されている。そして、図3の基本セル10aの部分は「第1層の電源線1aを低電位側、第1層の電源線1bを高電位側として「2人力のCMOSNANDゲートの機能プロックを配置した状態に対応する。

【0008】ここで、第1層の電源線1a、1b、第2層の電源線2a、2b 2cは機能ブロックにより影響を受けないマスターの部分の配線で、特に、第1層の電源線1a 1b、第2層の電源線2a、2b、2では基本セルへの電流供給能力や電源の電圧降下を考慮した一定の幅で配線されている。

【0009】図4は、従来のゲートアレイの他の例を示す。これは、特開平2-306648号公報により提案されたものであって、図4のゲートアレイでも、基本セルの構成は図3の場合と同様である。

【0010】第1層の電源線1cは、各基本セルのn型 拡散層7a~7dの上に配線され、第1層の電源線1d は、各基本セルのp型拡散層8a~8dの上に配線される。第2層の補助電源配線14aは、1-2層間ツルー 50 オール6m、6nにより第1層の電源線1dに接続さ れ、第2層の補助電源配線  $1.4\,b$  は、 $1...\,2$  層間 スルーホール  $0.0\,6\,p$  により第1層の電源線  $1\,e$  に接続されている。

【0011】図4と図3の違いは、第1層の電源線1 c、1dか。一定の幅ではなく。機能フロックが配置されないエリア。ここでは基本セル10h、10cの部分 か。機能ブロックの配置される他の部分より幅か増加しており。その部分への電源供給のために第2層の補助電源配線14g、14hが設けられている点である。

#### [0.0121

【発明が解決しようとする課題】図3に示した従来のゲートアレイでは、第1層の電源線は機能プロックの消費電力等を均慮してその幅を決定していたが、基本セルに占めるその幅があまり大きくなると、機能プロックが構成し難くなったり。また末使用の場合の配線チャネルが減少する等の問題があり。ある程度の幅とし機能プロックの配置や負荷等に制限を設けることにより対応してきた。したかって、従来例のゲートアレイでは高機能の半導体集積回路装置を構成することが困難であるという問題点かあり、また設計の自由度が制限を受けていた。

【0013】図4に示されたゲートアレイ場合 機能でロック部分は細い第1層の電源線として配線チャネルを確保し、土使用のセル部分のみ第1層の電源線を大くして電源供給の安定性を図っていたが、全ての機能セルの部分は同一幅の電源線であるため 図3に示した従来例と同様に、機能でロックの配置や負荷等に制限を設けなければならないものであった。

【10014】本発明はこの点に鑑みてなされたものであって、その目的は、第1層の電源線を所定の(細い)幅として、低消費電流の機能フロックでのコンタクト領域 30を確保し、未使用セル領域での配線領域を確保するとともに、大消費電流の機能ブロックには十分の電流を供給しるるようにしてゲートアレイ方式半導体集種同路装置の高機能化を図ることである。

# {0015}

【課題を解決するための手段】上記目的を達成するため。本発明によれば、ゲート電極(9a.9b.…)とこのケート電極を挟むり型拡散層(8a.一)および n型拡散層(7a.…)とを備えた基本セル(10a.。)が規則的に配置され、前記ゲート電極に直交し前記 40 n型拡散層を構切る第1の第1層電源線(1a)と、前記ケート電極に直交し前記り型拡散層を構切る第2の第1層電源線(1b)と、複数の基本セル置きに交互に形成された前記ゲート電極と並行に走る第1および第2の第1層電源線がそれぞれ第1、第2の第2層電源線がそれぞれ第1、第2の第2層電源線がそれぞれ第1、第2の第2層電源線がそれぞれぞれ、第2の第2層電源線がそれでは、第2の第2層電源線がでは、選択された基本セルに所望の配線が施されて機能フロックが構成されるものであって、消費電流の大きい機能フロックには前記第1および第2の第1層 50

電源線に接してこれを補強する追加の電源線(4 a 、4 c : 4 b 、4 d )か設けられこれらい追加の電源線は別途他の層の電源線(2 b 、1 3 a ; 2 a 、1 3 b )に接続されていることを特徴とする半導体集積回路装置。が提供される。

4

## [00]6]

【実施例】次に、本発明の実施例について図面を参照して説明する。図1は、本発明の第1の実施例のレイアウト図ある。ここでは、説明の簡略化のため。pウエルやnウエル。またそれぞれのウエルやサブストレートに対するコンタクトについては省略し、また、消費電力に合わせて増加されるコンタクトホールについても適宜省略した。

【0017】図1において、ゲートアレイの基本セル1 りaは、n型拡散層7a、p型拡散層8a、ゲート電極 9a、9bとを有している。基本セル10b、10c、 10dも基本セル10aと同様の構成を有する基本セル である。

【0018】第1層の電源線1aは、基本セル10a~10dのn型拡散層7a~7dの上を横切るように配線され。第1層の電源線1bは、基本セル10a~10dのp型拡散層8a~8dの上を横切るように配線されている。第2層の電源線2a 2b、2cは、基本セル2個おきに配線され。第2層の電源線2aと2cは、1~2層間スルーホール6a、6b、61、61により。第1層の電源線1bは、1 2層間スルーホール6c、6dにより、第1層の電源線1aに接続されている。

【0019】第1層の配線3aは、コンタクトホール5a、5b、5c、5dを介してゲート電極9a、9b、9c、9dと接続されている。第1層の配線3bは コンタクトホール5m、5nを介してn型拡散層7a 7bと接続されている。第1層の電源線1aは、コンタクトホール5c、5f、5g 5hを介してn型拡散層7a 7bと接続されており また、第1層の電源線1bは コンタクトホール5i 5i、5k、51を介してp型拡散層8a、8bと接続されている。

【0020】また、第1層の強化電源配線4aは、第1層の電源線4aは接して配線され1・2層間スルーホール 0g、6hにより第2層の電源線2bに接続されまた、コンタクトホール 5g、5r、5s、5tを介して、n型拡散層7a、7bに接続されている。第1層の強化電源配線4bは、第1層の電源線1bに接して配線され1・2層間スルーホール 6g、6fにより第2層の電源線2aに接続され、また、コンタクトホール 5r、5w、5xを介して、p型拡散層8a、8bに接続されている。

7 【0021】ここでの機能プロックは、基本セルに、第

1層の配線3a、3bと、コンタクトボール5a~5pと、電源強化のため設けられた第1層の強化電源配線4a、4bと、1 ご層間スルーボール6a、66、6g、6hと、コンタクトボール5a~5xとを追加することにより構成されている。そして「図」の基本セル10a + 0hの部分により「第1層の電源線1gを低電位側「第1層の電源線1bを高電位側として、4倍のゲート幅を持つにMOSインバータの機能フロックか構成されている。

【0022】この実施例の場合のように、4倍幅のイン。 バータなどの回路は 一般に負荷の大きな場合等に使用 されるものであるため、消費電力も力きい。第1層の電 源線上4 上上は チェブやマクロレベルて一定の幅で あり。横に並ぶ基本セルにより消費される電力等を考慮 してその幅を決定されている。この配線幅を、この実施 例の場合のような消費電力の大きなブロックを申心に決 定した場合。実際に使用されることい多い丁セルのみで 構成される2人カNANDのような回路に対しては過剰 な幅となる。その…方、機能プロックを構成する際の拡 散層上のコンタクトをとる場所が減少する、機能プロ・ 20 りを構成する配線の引き回し場所が減少する。主使用の 基本セル上の配線領域が減少する等の問題が発生する。 【0023】そこで、本発明の第1の実施例では、第1 の電源線La Lbの幅はTセルのみで構成されるよう な消費電力の大きくない通常のブロックを中心に決定 し、4倍のインバータのような消費電力の大きなブロッ とでは、その機能でロック内に第1層の電源線 La、 L **もに対し不足する分程度の電流を流すことのできる第1** 層の強化電源配線4a、4bを設け、この強化電源配線 と1~2層間スルーホールらら、6十、6g、6五を介 30 して、第2層の電源線2a。2hと接続し、またコンタ カトホールられへらx、ちゅ~5 tを介してp型拡散層 8a 8b n型拡散層7a 7bと接続している。 【0024】本発明による第1層の強化電源配線は、大 消費電流の機能プロック内のみに形成されるものである。 ため、主使用の基本セル上の配線領域の減少を招くこと なしに、また低消費電流の機能プロックにおけるコンダ カトや配線に対する障害を与えることなしに、必要な機 能プロックへの電流供給能力を向上させることかでき る。この実施例のような場合、機能フロックを配置する。40 際。第2層の電源線の位置や電源の極性を意識する必要 性がある。この実施例では、CADの自動配置ツールの 認識する基本セル上の機能プロックの配置の向きを第2 層の電源線の左右のミセルごとに異ならせる等の処理を

【0025】図2は、本発明の第2の実施例をデオレイアウト図である。図2において、ケートアレイの基本セル10aは「n型拡散層7a、p型拡散層8a、ケート電極9a、9bとを有する。基本セル10b、10c、10d、10eら基本セル10aと同様の構成を有す

することにより、自動配置が可能になる。

Z,

【0026】第1層の電源線1aは、基本セル10a~10gのm型拡散層7a~7gの上を横切るように配線され。第1層の電源線1bは、基本セル10a~10gの乗型拡散層8a~8gの上を横切るように配線されている。第2層の電源線2a、2hは、基本セル左右方向4個おきに配線され。第2層の電源線2aは、1-2層間スルーホール6g。6bにより、第1層の電源線1bに接続され、第2層の電源配線2bは、1-2層間スルーホール6g。6dにより、第1層の電源線1aに接続される。

【0027】第3層の電源線13a 12bは、基本セル上下方向1個おきに配線され、第2層の電源線2aは 2 3層間スルーホール11a、11b、11c 11dにより、第3層の電源線13bに接続され、第2層の電源配線2bは 2 3層間スルーホール11e 11f、11g、11hにより、第3層の電源線13aに接続されている。

【0028】第1層の配線3aは、コンタクトホール5a.5b、5c、5dを介してゲート電極9c、9d9e-9fと接続されている。第1層の配線3bは「コンタクトホール5m」5nを介してn型拡散層7b-7cと接続されている。第1層の電源線1aは、コンタクトホール5e-5f、5g-5hを介してn型拡散層7b-7cと接続されており「また」第1層の電源線1bは「コンタクトホール5)」また「第1層の電源線1bは「コンタクトホール5)」5k、51を介してp型拡散層8b、8cと接続されている。

【0029】第1層の強化電源配線4cは、第1層の電源線1aに接して配線され。1-2層間スルーホール6 kを介して第2層の強化電源配線12bに接続され。さらに2-3層間スルーホール11 rを介して第3層の電源線13aに接続されている。第1層の強化電源配線4cは、コンタクトホール5q、5r、5s 5tを介してn型拡散層7b 7cと接続されている。

【0030】第1層の強化電源配線4dは 第1層の電源線1bに接して配線され 1 2層間スルーホール6 1を介して第2層の強化電源配線12aに接続され さらに2 3層間スルーホール111を介して第3層の電源線13bに接続されている。第1層の強化電源配線4dは、コンタクトホール5u、5v、5w 5xを介してp型拡散圏8b、8cと接続されている。

【0031】この第2の実施例においては、機能ブロックは、基本セルに、第1層の配線3a、3bと、第1層の強化電源配線4c、4dと、第2層の強化電源配線12a、12bと、コンタクトホール5a~5xと、12層間スルーオール6k、61と、2~3層間スルーオール11、11」とを追加することにより構成されて50 いる。そして、図2の基本セル10b、10cの部分

は、第1層の電源線1aを低電位側、第1層の電源線1 bを高電位側として、4倍のゲート幅を持つCMOSイ シバータの機能プロックが配置された状態となっている。

【0032】本実施例においても、第1の実施例の場合と同様に「第1層および第2層の強化電源配線は「大消費電流の機能プロック内のみに形成されるものであるため、未使用の基本セル上の配線領域の減少を招くことなしに「また低消費電流の機能プロックにおけるコンタクトや配線に対する障害を与えることなしに、必要な機能「10プロックへの電流供給能力のみをを同上させることができる。

【① 0 3 3 】ところで、「4 1 に示した第1 ○実施例の場合。第1 層の強化電源配線を基本セル上の第1 層の電源線に沿って配線し、これを引き延ばして第2 層の電源線と接続している。このため、例えば関1の第2 層の電源線の間隔が2 セルから4 セルとなった場合に、第1 の実施例の場合と間様に2 セル幅の機能でロックを配置しようとした際に、使用されない2 セルの部分にも使用したセルからの第1 層の強化電源配線が通ってしまう。

【0034】このため実質的に空いているはずの2セルの部分に他の機能ブロックの配置ができないというように「上層の電源線」この場合は第2層の電源線の2本の間隔を単位として、機能プロックの構成と配置が制限を受けてしまう。しかし、本実施例の場合には「第1層の電源線と平行する電源配線より直接電源供給を受けるため、機能プロックの幅の範囲内で第1層の電源線に平行する電源線への強化電源配線を配線でき、機能プロックの構成や配置の自由度が上がるという利点がある。但

の構成や配置の自由度が上かるという利点がある。但 し、本実施例では、予め基本セルのn型拡散層とp型拡 30 散層とを基本セルの行(第3層の電源線と並行な並び) 毎に反転させておくことが必要となる。

【0035】この実施例のような場合、機能フロックを配置する際。上層の第2層の電源線や第3層の電源線の 位置や電源の極性を意識する必要性がある。この実施例 では、CADの自動配置ツールの認識する基本セル上の 機能ブロックの配置の向きを、第2層の電源線の左右の 4 セルごとに異ならせ、さらに第3層の電源線を交互に 異ならせることにより、自動配置が可能となっている。 【0036】

【発明の効果】以上説明したように、本発明は、消費電力が大きく電源配線への負担の大きな機能ブロックに対し、基本セル上の電源線の補強のための配線を基本セル上に配置される機能ブロック自体で持つようにしたものであるので、マッタスライスで固定的に基本セル上の電源線幅を増加させた場合のように、未使用の基本セル上の配線領域が減少してしまったり、また低消費電流の機能ブロックでのコンタクトや配線に対する障害が生じたりすることなしに、必要な機能ブロックへの電流供給能力のみを向上させることができる。また、現在通常に使用されている自動配置のCADツールでの処理において、必要な機能ブロックにのみ電源供給能力をはかることが可能である。

### 【図面の簡単な説明】

【図1】 本発明の第1の実施例を示すレイアウト図。

【【図2】 本発明の第2の実施例を示すレイアウト図。

20 【図3】 第1の従来例のレイアウト図。

【図4】 第2の従来例のレイアウト図。

# 【符号の説明】

la~ld 第1層の電源線

2a~2c 第2層の電源線

3a~3c 第1層の配線

4 a ~ 4 d 第 1 層の強化電源配線

5 a ~ 5 z コンタクトホール

6 a ~ 6 p 1 2層間スルーホール

7 a ~ 7 e n 型拡散層

30 8 a ~ 8 e p 型拡散層

9 a ~ 9 j - ゲート電極

10a~10e 基本セル


11a~11h 2-3層間スルーホール

12a、12b 第2層の強化電極配線


13a、13b 第3層の電極線

14a、14b 第2層の補助電源配線


[141]



[图2]



[[]3]



【図4】

